VHDL与Verilog HDL比较学习及建模指导

编辑 锁定
本词条缺少概述,补充相关内容使词条更完整,还能快速升级,赶紧来编辑吧!
作    者
董晓舟
出版时间
2008-6
页    数
240
定    价
33.00元
ISBN
9787118057799

目录

VHDL与Verilog HDL比较学习及建模指导内容介绍

编辑
《VHDL与Verilog HDL比较学习及建模指导》围绕VHDL和Verilog HDL两种硬件描述语言,系统介绍了相关的语法、技巧和计算机辅助设计软件,给出大量实例的综合、仿真结果和设计工程。《VHDL与Verilog HDL比较学习及建模指导》的主要内容包括:VHDL的基础知识和语法、Verilog HDL的基础知识和语法、在RTL层次上利用这两种硬件描述语言进行实际建模的方法与技巧、实际设计中常见模块的实例设计,Synplify、ModelSim和Quartus2等常用软件工具的使用方法。
[1] 
参考资料
词条标签:
书籍